超聲波氣體流量計(jì)研發(fā)探討 七十三

4．2．3 VHDL語言簡介

本系統(tǒng)中FPGA設(shè)計(jì)中采用的設(shè)計(jì)輸入方法為文本編輯輸入法，使用的硬件描述語言為VHDL語言。VHDL是Very Hi曲Speed Integrated Circuit HardwareDescription LaIlguage的縮寫，譯為“甚高速集成電路硬件描述語言”。最初由美國國防部制定，以作為各合同商之間提交復(fù)雜電路設(shè)計(jì)文檔的一種標(biāo)準(zhǔn)方案。

VHDL已廣泛用于電路設(shè)計(jì)的文檔記錄、設(shè)計(jì)描述的邏輯綜合及電路仿真等方面。VHDL語言具有對(duì)邏輯電路或系統(tǒng)行為進(jìn)行描述的能力，為設(shè)計(jì)大規(guī)模復(fù)雜數(shù)字系統(tǒng)或單片系統(tǒng)提供了重要保證。VHDL支持自上而下的設(shè)計(jì)思想，可以把一個(gè)大型設(shè)計(jì)分解為若干易于實(shí)現(xiàn)的予模塊。VHDL支持設(shè)計(jì)的再利用，使得大型設(shè)計(jì)可以由多人或多個(gè)開發(fā)組共同工作來完成。目前，VHDL已成為電子工程領(lǐng)域標(biāo)準(zhǔn)的硬件描述語言，得到眾多EDA公司的支持。

超聲波流量計(jì)