超聲波氣體流量計研發(fā)探討 六十九

將電路系統(tǒng)以一定的表達方式輸入計算機，是在EDA軟件平臺上對FPGA開發(fā)的第一步，即設(shè)計輸入。這一步可以分為圖形輸入和HDL文本輸入。設(shè)計輸入結(jié)束后，進入功能仿真階段。功能仿真直接對VHDL、原理圈描述或其它描述形式的邏輯功能進行模擬測試，以了解其實現(xiàn)的功能是否滿足原設(shè)計要求的過程，仿真過程不涉及任何具體器件的硬件特性。直接進行功能仿真的優(yōu)點是設(shè)計耗時短，對硬件庫、綜合器等沒有任何要求。

通過反復(fù)設(shè)計輸入修改和功能仿真后，使原理圖或HDL文本符合邏輯功能的要求，然后進入綜合器進行邏輯綜合階段。一般來說，邏輯綜合是僅對應(yīng)于HDL而言的，利用HDL綜合器對設(shè)計進行邏輯綜合是十分重要的一步，綜合過程將把軟件設(shè)計的HDL描述與硬件結(jié)構(gòu)相聯(lián)系，是將軟件轉(zhuǎn)化為硬件電路的關(guān)鍵步驟。

超聲波流量計